# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-170955

(43) Date of publication of application: 26.06.1998

(51) Int. CI.

GO2F 1/136 G02F 1/1343 G09F 9/30 H01L 29/786

(21) Application number: 08-328330

(71) Applicant: FUJITSU LTD

(22) Date of filing

09, 12, 1996

(72) Inventor: ICHIMURA TERUHIKO


WATABE JUNICHI MATSUMOTO TOMOTAKA TANAKA TSUTOMU

### (54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURE

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device and its manufacturing method that eliminates the need of a dedicated power source or applying a voltage to an FID(field induced drain) electrode and the need of an FID bus line extending to the outside of a display area. and can simplify the manufacture process, as to a liquid crystal display device, which has TFTs in the FID structure and its manufacturing method.

SOLUTION: A polysilicon film, which forms the source and drain of a TFT 31 and a polysilicon film, which forms a diode 30 are formed at the same time. Further, the FID electrode 24 and the FID bus line 25 are formed at the same time and the FID bus line 25 connects the cathode of a diode 30 to the FID electrode 24 and the anode to a gate bus line 16b.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平10-170955

(43)公開日 平成10年(1998)6月26日


(51) Int.Cl. <sup>8</sup>	識別記号	F I
G02F 1/1	136 500	G O 2 F 1/136 5 0 0
1/1	1343	1/1343
G09F 9/3	30	G 0 9 F 9/30 C
H01L 29/7	786	H01L 29/78 612C
		審査請求 未請求 請求項の数6 OL (全 9 頁)
(21)出願番号	特顏平8-328330	(71)出顧人 000005223
		富土通株式会社
(22)出顧日	平成8年(1996)12月9日	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 市村 照彦
	•	神奈川県川崎市中原区上小田中4丁目1番
		1号 富 土通株式会社内
		(72)発明者 渡部 純一
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富 土通株式会社内
		(74)代理人 弁理士 阿本 啓三
•		
		最終頁に続く

# (54) 【発明の名称】 液晶表示装置及びその製造方法

#### (57)【要約】

【課題】 FID構造のTFTを有する液晶表示装置及びその製造方法において、FID電極に電圧を印加するための専用電源が不要であるとともに表示領域の外側に延びるFIDバスラインが不要であり、製造工程を簡略化できる液晶表示装置及びその製造方法を提供することである。

【解決手段】 TFT31のソース・ドレインとなるポリシリコン膜とダイオード30となるポリシリコン膜とを同時に形成する。また、FID電極24とFIDバスライン25とを同時に形成し、このFIDバスライン25によりダイオードダイオード30のカソードとFID電極24とを接続し、アノードとゲートバスライン16bとを接続する。



【特許請求の範囲】

【請求項1】 透明基板と、

前記透明基板上に相互に平行に配置された複数本のゲー トバスラインと、

前記透明基板上に前記ゲートバスラインに交差して配置 された複数本のドレインバスラインと、

前記ゲートバスライン及び前記ドレインバスラインに囲まれた各矩形領域に配置された画素電極と、

前記ドレインバスラインと前記画素電極との間に接続され、そのゲート電極が前記ゲートバスラインに接続され 10 た薄膜トランジスタと、

前記薄膜トランジスタの前記ゲート電極の上方に配置されたFID電極と、

前記FID電極と前記ゲートバスライン又は前記ドレインバスラインとの間に接続されたダイオードとを有することを特徴とする液晶表示装置。

【請求項2】 前記ダイオードは、隣接する矩形領域の 薄膜トランジスタのゲート電極が接続されたゲートバス ラインに接続されていることを特徴とする請求項1に記 載の液晶表示装置。

【請求項3】 前記ダイオードは、同一の矩形領域の薄膜トランジスタのゲート電極が接続されたゲートバスラインに接続されていることを特徴とする請求項1に記載の液晶表示装置。

【請求項4】 前記ドレインバスラインと平行方向に延びるFIDバスラインを有し、該FIDバスラインに沿って配置された複数のダイオードは該FIDバスラインにより相互に電気的に接続されていることを特徴とする請求項1に記載の液晶表示装置。

【請求項5】 透明基板上の全面にシリコン膜を形成し、該シリコン膜をエッチングして相互に離隔した島状の第1及び第2のシリコン膜を得る工程と、

少なくとも前記第1のシリコン膜の上に第1の絶縁膜を 選択的に形成する工程と、

前記第1の絶縁膜上にゲート電極を形成するとともに該 ゲート電極に接続したゲートバスラインを形成する工程 と、

前記第1及び第2のシリコン膜に選択的に不純物を導入して、前記第1のシリコン膜にソース及びドレインを形成するとともに、前記第2のシリコン膜にダイオードを 40 形成する工程と、

前記透明基板上の全面に前記ダイオード及び前記ゲート 電極を覆う層間絶縁膜を形成する工程と、

前記層間絶縁膜にコンタクトホールを選択的に形成する 工程と、

前記コンタクトホールを埋め込むようにして前記層間絶縁膜上の全面に導電膜を形成し、該導電膜を選択的にエッチングすることにより、前記ゲート電極の上方に配置されたFID電極、前記ダイオードと前記FID電極及び前記ゲートバスラインとを接続するFIDバスライン 50

並びに前記ドレイン領域に接続されたドレインバスラインを形成する工程とを有することを特徴とする液晶表示 装置の製造方法。

2

【請求項6】 前記第1及び第2のシリコン膜はポリシリコンからなることを特徴とする請求項5に記載の液晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アクティブマトリクス方式の液晶表示装置及びその製造方法に関し、特にFID (Field Induced Drain ) 構造のTFT (Thin Film Transistor) を用いた液晶表示装置及びその製造方法に関する。

[0002]

【従来の技術】アクティブマトリクス方式の液晶表示装置は、非選択時にオフ状態となって信号を遮断するスイッチを各画素に設けることによってクロストークを防止するものであり、単純マトリクス方式の液晶表示装置に比べて優れた表示特性を示す。特に、スイッチとしてTFTを使用した液晶表示装置(以下、TFT液晶表示装置という)は、TFTの駆動能力が高いので、CRT(Cathode-Ray Tube)に匹敵するほど優れた表示特性を示す。そして、TFTを駆動するためのドライバ回路を内蔵した液晶表示装置が開発され、高解像度・高精密液晶表示装置として使用されている。

【0003】一般的に、液晶表示装置は2枚の透明基板の間に液晶を封入した構造を有している。それらの透明基板の相互に対向する2つの面(対向面)のうち、一方の面側には対向電極、カラーフィルタ及び配向膜等が形成され、また他方の面側にはアクティブマトリクス回路、画素電極及び配向膜等が形成されている。さらに、各透明基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの2枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。その反対に、2枚の偏光板の偏光軸が平行な場合には、ノーマリープラックモードとなる。

【0004】ところで、TFT液晶表示装置では、画素 電極と対向電極との間に印加した電圧を保持するため に、TFTのオフ電流が低いことが必要である。このため、TFT液晶表示装置では、ソース・ドレインの先端 部分に低濃度不純物領域を設けたLDD (Lightly Dope s Drain)構造のTFTや、ゲート電極の上方にソース・ドレイン間の抵抗を制御するためのFID電極を設けた FID構造のTFTが用いられている。

【0005】図18は従来のFID構造のTFTを有する液晶表示装置を示す上面図、図19は同じくそのTF T部分の断面図である。なお、図18では、層間絶縁膜

1

の図示を省略している。ガラス基板51上の全面にはS iO2 からなる下地保護膜52が形成されており、この 下地保護膜12上には複数本のゲートバスライン56 と、複数本のドレインバスライン66とが上から見て直 交するように配置されている。これらのゲートバスライ ン56及びドレインパスライン66により分割された各 矩形状の領域には、それぞれITO(インジウム錫酸 素)からなる画素電極68と、TFT71とが形成され ている。

【0006】TFT71は、図19に示すように、下地 10 保護膜52上に選択的に形成されたポリシリコン膜53 と、このポリシリコン膜53上に選択的に形成されたゲ ート絶縁膜54と、このゲート絶縁膜54上に形成され たゲート電極56aとにより構成されている。ゲート絶 縁膜54に覆われていないポリシリコン膜53の両端側 の部分には不純物が高濃度に導入されており、ソース及 びドレインとなっている。なお、ゲート電極56aの側 面及び上面は酸化膜57により被覆されている。また、 ゲート電極56 aは、下地保護膜52上に形成されたゲ ートバスライン56に電気的に接続されている。

【0007】下地保護膜52上には、このTFT71を 覆うようにして、SiOz 膜58及びSiN膜59から なる層間絶縁膜が形成されている。SiN膜59上には FID電極64及びドレインバスライン66が形成され ている。FID電極64は、TFT71のソース・ドレ イン間の領域の上方に配置されている。また、ドレイン バスライン66は、コンタクトホール63aを介してT FT71のドレインに電気的に接続されている。

【0008】SiN膜59上には、FID電極64及び ドレインバスライン66を覆うようにしてSiN膜67 からなる層間絶縁膜が形成されている。そして、このS i N膜 6 7上に画素電極 6 8 及び F I D バスライン 6 5 が形成されている。画素電極68はコンタクトホール7 0a及びコンタクトホール63bを介してTFT71の ソースに電気的に接続されており、FIDパスライン6 5はコンタクトホール70bを介してFID電極64に 電気的に接続されている。

【0009】このSiN膜67及び画素電極68上には 配向膜(図示せず)が形成されている。また、このガラ ス基板に51に対向して、対向電極、カラーフィルタ及 40 び配向膜が形成されたガラス基板(図示せず)が配置さ れており、これらの基板間には液晶(図示せず)が封入 され、更にこれらのガラス基板の外側にはそれぞれ偏光 板(図示せず)が配置されている。

【0010】このように構成された従来の液晶表示装置 において、FID電極64には、電源(図示せず)から FIDバスライン65を介して一定の電圧が印加され る。そうすると、FID電極64から発生する電界によ り、ゲート電極56aに覆われていないゲート絶縁膜5 4下のポリシリコン膜53の部分にキャリアが発生し、

ポリシリコン膜53のシート抵抗が105~106 Ω/ cm² となって、TFT71のオフ電流が低減される。 これにより、画素電極68に蓄積された電荷の減少が回 避され、良好な表示性能が得られる。

【発明が解決しようとする課題】しかしながら、上述し た従来のFID構造のTFTを備えた液晶表示装置には 以下に示す欠点がある。すなわち、従来の液晶表示装置 では、FID電極64に電圧を印加するための専用電源 が必要である。また、表示領域の外側に形成された前記 専用電源とFID電極64とを接続するFIDバスライ ン65が必要であり、回路構成が複雑になる。

【0012】更に、従来の液晶表示装置では、FID電 極64とFIDバスライン65とを個別に形成する必要 があり、製造工程が煩雑である。FID電極64をFI Dバスライン65と同様にSiN膜67上に形成し、製 造工程を簡略化することも考えられるが、そうするとF ID電極64とポリシリコン膜53との間の距離が大き くなって、FID電極64に印加する電圧を高くする必 要があり、消費電力が大きくなるという新たな問題点が 発生する。

【0013】本発明の目的は、FID電極に電圧を印加 するための専用電源が不要であるとともに表示領域の外 側に延びるFIDバスラインが不要であり、製造工程を 簡略化できる液晶表示装置及びその製造方法を提供する ことである。

#### [0014]

20

【課題を解決するための手段】上記した課題は、透明基 板と、前記透明基板上に相互に平行に配置された複数本 のゲートバスラインと、前記透明基板上に前記ゲートバ スラインに交差して配置された複数本のドレインバスラ インと、前記ゲートバスライン及び前記ドレインバスラ インに囲まれた各矩形領域に配置された画素電極と、前 記ドレインバスラインと前記画素電極との間に接続さ れ、そのゲート電極が前記ゲートバスラインに接続され た薄膜トランジスタと、前記薄膜トランジスタの前記ゲ ート電極の上方に配置されたFID電極と、前記FID 電極と前記ゲートパスライン又は前記ドレインパスライ ンとの間に接続されたダイオードとを有することを特徴 とする液晶表示装置により解決する。

【0015】上記した課題は、透明基板上の全面にシリ コン膜を形成し、該シリコン膜をエッチングして相互に 離隔した島状の第1及び第2のシリコン膜を得る工程 と、少なくとも前記第1のシリコン膜の上に第1の絶縁 膜を選択的に形成する工程と、前記第1の絶縁膜上にゲ ート電極を形成するとともに該ゲート電極に接続したゲ ートバスラインを形成する工程と、前記第1及び第2の シリコン膜に選択的に不純物を導入して、前記第1のシ リコン膜にソース及びドレインを形成するとともに、前 記第2のシリコン膜にダイオードを形成する工程と、前 5

記透明基板上の全面に前記ダイオード及び前記ゲート電極を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを選択的に形成する工程と、前記コンタクトホールを埋め込むようにして前記層間絶縁膜上の全面に導電膜を形成し、該導電膜を選択的にエッチングすることにより、前記ゲート電極の上方に配置されたFID電極、前記ダイオードと前記FID電極及び前記ゲートバスラインとを接続するFIDバスライン並びに前記ドレイン領域に接続されたドレインバスラインを形成する工程とを有することを特徴とする液晶表示装置の製造方法により解決する。

【0016】以下、本発明の作用について説明する。本 発明においては、FID電極が、ダイオードを介してゲ ートバスラインに接続されている。ゲートバスラインに 電圧が印加されると、前記ダイオードを介してFID電 極に電荷が蓄積され、FID電圧から発生する電界によ りゲート電極に覆われていない部分のゲート絶縁膜の下 のシリコン膜のキャリア濃度が上昇し、ゲート絶縁膜の 下のノンドープのシリコン膜の抵抗が低下し、これによ りチャネルとドレイン電極との間の電界集中部が緩和さ れて、TFTのオフ電流が低減される。ゲートバスライ ンに電圧が印加されていない状態では、前記ダイオード によりFID電極に蓄積された電荷がリークすることが 防止される。これにより、本発明の液晶表示装置は、F ID電極に電圧を供給するための専用電源、及びFID 電極と前記専用電源とを接続するための配線等が不要に なり、回路構成が簡単になる。

【0017】また、本発明方法によれば、TFTのソース・ドレインとなる第1のシリコン膜と、ダイオードとなる第2のシリコン膜とを同時に形成し、且つ、FID 電極と、ゲートバスライン及びFIDバスラインとを同時に形成する。これにより、製造工程数の増加を回避しつつ、上記の液晶表示装置を製造することができる。なお、TFT及びダイオードとなるシリコン膜としてポリシリコンを使用すると、アモルファスシリコンを使用する場合に比べて、キャリア移動度が高く、高速動作が可能になる。このため、前記シリコン膜は、ポリシリコンからなるものであることが好ましい。

#### [0018]

【発明の実施の形態】以下、本発明の実施の形態につい 40 て、添付の図面を参照して説明する。

(第1の実施の形態)図1は本発明の第1の実施の形態の液晶表示装置を示す上面図、図2は図1のTFT31部分の断面図、図3は図1のダイオード30部分の断面図である。なお、図1では、層間絶縁膜の図示を省略している

【0019】ガラス基板11上の全面にはSiO2からなる下地保護膜12が形成されており、この下地保護膜12上には、相互に平行に配置された複数本のゲートバスライン16bに 50

直交するように配置された複数本のドレインバスライン 26とが形成されている。これらのゲートバスライン16b及びドレインバスライン26により分割された複数 の矩形状の領域には、それぞれダイオード30と、TFT31と、画素電極28とが形成されている。

【0020】TFT3.1は、図2に示すように、下地保護膜12上に選択的に形成されたポリシリコン膜13aの中央部上に形成された 絶縁膜(ゲート絶縁膜)14と、この絶縁膜14上に選択的に形成されたゲート電極16aと、このゲート電極16aの上方にSiO2膜18及びSiN膜19からなる層間絶縁膜を介して形成されたFID電極24とにより構成されている。ゲート電極16aは、ゲートバスライン16bに接続されている。また、TFT31のドレインは、コンタクトホール23aを介してドレインバスライン26に接続されている。

【0021】画素電極28は、SiN膜19上に形成さ れたSiN膜27(層間絶縁膜)上に形成されている。 この画素電極28は、SiN膜27に選択的に形成され たコンタクトホール26及びSiN膜19、SiO2膜 18に選択的に形成されたコンタクトホール23bを介 してTFT31のソースに接続されている。また、ダイ オード30は、図3に示すように、下地保護膜12上に 選択的に形成されたポリシリコン膜13bにより構成さ れている。このダイオード30の一端側(カソード側) は、コンタクトホール23c及びSiN膜19上に形成 されたFIDバスライン25を介してTFT31のFI D電極24に接続されている。また、ダイオード30の 他端側(アノード側)はコンタクトホール23 dを介し TFIDバスライン25に接続されており、このFID バスライン25は、隣の画素のゲートバスライン16b (隣の画素のTFT3のゲート電極16aが接続された ゲートバスライン16b) にコンタクトホール23eを 介して接続されている。

【0022】なお、ゲート電極16及びゲートバスライン16bの側面及び上面は酸化膜17により覆われている。また、SiN膜27及び画素電極28上には配向膜が形成されている。更に、このガラス基板11に対向して、対向電極、カラーフィルタ及び配向膜が形成されたガラス基板(図示せず)が配置されており、これらの基板間には液晶(図示せず)が針入され、更にこれらのガラス基板の外側にはそれぞれ偏光板(図示せず)が配置されている。

【0023】本実施の形態では、FID電極24がダイオード30を介してゲートバスライン16bに接続されており、ゲートバスライン16bに供給される電圧によりFID電極24に電荷が蓄積される。このFID電極24に蓄積された電荷により発生する電界により、ゲート電極16aに覆われていない部分のゲート絶縁膜14の下のポリシリコン膜13aの部分にキャリアが発生

し、この部分のポリシリコン膜13aのシート抵抗が低くなって、チャネルとドレイン電極との間の電界集中部が緩和され、TFT30のオフ電流が低減される。従って、従来必要とされていたFID電極24に電圧を供給するための専用電源やFID電極34から表示領域の外側に延びる配線が不要であり、回路構成が簡略化されるという効果が得られる。

【0024】図4~図10は上述の液晶表示装置の製造方法を工程順に示す断面図、図11~図15は製造途中における上面図である。なお、図11~図15では、層間絶縁膜の図示を省略している。まず、図4に示すように、プラズマCVD法を使用して、ガラス基板11上にSiO2からなる下地保護膜12を200nmの厚さに形成し、続けてアモルファスシリコン膜13を50nmの厚さに形成する。このとき、下地保護膜12の形成にはモノシラン及びN2Oガスを使用し、アモルファスシリコン膜13の形成にはモノシラン及び水素ガスを使用する。

【0025】その後、アモルファスシリコン膜13にエキシマレーザを照射し、アモルファスシリコンをポリシ 20 リコンに変えることによりポリシリコン膜を形成する。その後、塩素ガスを用いたドライエッチングによりポリシリコン膜を選択的にエッチングし、図11に上面図を示すように、TFT31及びダイオード30を形成する部分にのみポリシリコン膜13a,13bを島状に残し、他の部分のポリシリコン膜を除去する。

【0026】次に、図5に示すように、プラズマCVD 法を使用し、下地保護膜12上の全面にSiO2からな る絶縁膜14を150nmの厚さに形成する。この絶縁 膜14の形成には、モノシラン及びN2 Oガスを使用す る。その後、スパッタ法により、絶縁膜14上にアルミ ニウム膜15を300nmの厚さに形成する。次に、ア ルミニウム膜15上に所定のパターンでレジスト膜(図 示せず)を形成し、塩素系ガスを用いてアルミニウム膜 15をドライエッチングすることにより、図6に断面 図、図12に同じくその上面図を示すように、上から見 てポリシリコン膜13aに直交するゲート電極16a と、このゲート電極16aに接続してポリシリコン膜1 3 a と平行な方向に延びるゲートバスライン16 b とを 形成する。その後、酒石酸を含む水溶液を用いてゲート 電極16a及びゲートバスライン16bの各側面及び上 面を陽極酸化することにより酸化膜17を形成する。

【0027】次に、図7に断面図、図13に上面図を示すように、フォトレジスト法によりゲート電極16aとその両側の部分及びポリシリコン膜13bの中央部とを選択的に覆うレジスト膜(図示せず)を形成した後、CHF3 ガスによりゲート絶縁膜14をエッチングして、ゲート電極15とその両側の部分及びポリシリコン膜13bの中央部に絶縁膜14を残存させる。その後、レジスト膜を除去する。

【0028】次に、全面を被覆するレジスト膜(図示せず)を形成し、TFT31のソース・ドレインとなる部分及びダイオード30のカソードとなる部分のポリシリコン膜13a,13bが露出するようにレジスト膜をパターニングする。なお、ゲート絶縁膜14をエッチングする工程とポリシリコン膜13a,13bを選択的に露出させる工程とを一緒にしてもよい。

8

【0029】その後、図8(a)にTFT部分の断面図、図8(b)にダイオード部分の断面図を示すように、例えばPH3 ガスを用いたイオンドーピング法により、ポリシリコン膜13a,13bにリン(P)イオンを高濃度に注入して、ソース・ドレインとなるn型不純物領域131,132及びダイオード30のカソードとなるn型不純物領域133を形成する。その後、レジスト膜を除去する。

【0030】次に、全面を被覆するレジスト膜(図示せず)を形成し、ダイオード30のアノードとなる部分のポリシリコン膜13bが露出するようにレジスト膜をパターニングする。その後、B2 H6 ガスを用いたイオンドーピングにより加速電圧を高くしてBイオンをポリシリコン膜13bに注入して低濃度p型不純物領域134を形成し、加速電圧を低くしてBイオンをポリシリコン膜13bに注入して高濃度p型不純物領域135を形成する。そして、レジスト膜を除去した後、ポリシリコン膜13a,13bにエキシマレーザを照射して、不純物領域131~135を活性化する。このようにして、TFT31のソース・ドレイン及びダイオード30のpn接合を形成する。

【0031】なお、これらの不純物領域131~135の形成と同時に、周辺回路(ドライバ回路等)のCMOSなどの素子を形成することが好ましい。これにより、ダイオード30を形成することによる工程数の増加を回避できる。次に、図9(a)にTFT部分の断面図、図9(b)にダイオード部分の断面図、図14に上面図を示すように、プラズマCVD法を使用し、層間絶縁膜として、厚さが30nmのSiOz膜18及び厚さが370nmのSiN膜19を連続的に形成する。このとき、SiOz膜18の形成にはモノシラン及びN2Oガスを使用し、SiN膜19の形成にはモノシラン及びアンモニアガスを使用する。

【0032】その後、フォトレジスト法により所定のコンタクトホール形成領域が開口されたレジスト膜(図示せず)を形成し、フッ素系ガスを用いたドライエッチングによりレジスト開口部内側に露出したSiN膜19をエッチングし、その下のSiO₂ 膜をBHFによりエッチングする。また、レジスト開口部内側に露出したゲートバスライン16bの表面の陽極酸化膜17を酸化クロムとリン酸との混合液によりエッチングする。このようにして、SiN膜19の表面から不純物領域131~135に到達する各コンタクトホール23a~23dと、

SiN膜19の表面からゲートバスライン16bに到達 するコンタクトホール23eとを形成する。

【0033】次に、スパッタ法により、厚さが50nmのTi膜、厚さが200nmのAl膜及び厚さが100nmのTi膜を下側からこの順で連続的に形成することにより、SiN膜19上にこれらの積層膜からなる導電膜を形成するとともに、この導電膜材料によりコンタクトホール23a~23eを埋め込む。その後、この導電膜上に所定のパターンでレジスト膜(図示せず)を形成した後、塩素系ガスにより導電膜をエッチングすることにより、図10(a)にTFT部分の断面図、図10(b)にダイオード部分の断面図を示し、図15に上面図を示すように、ゲート電極16aの上方に配置されたFID電極24、このFID電極24とダイオード30とを接続するFIDバスライン25及びTFT31のドレインと接続されたドレインバスライン26を形成する。その後、レジスト膜を除去する。

【0034】次いで、図1~図3に示すように、プラズマCVD法を使用し、全面に層間絶縁膜としてSiN膜27を300nmの厚さに形成する。このとき、SiN 20膜27の形成には、モノシラン及びアンモニアガスを使用する。そして、フォトレジスト法によりコンタクトホール23b上にのみ選択的に開口部を有するレジスト膜(図示せず)を形成し、フッ素系ガスを用いてコンタクトホール26を形成する。その後、レジスト膜を除去した後、スパッタ法によりコンタクトホール26を埋め込むようにして全面にITO膜を形成する。そして、このITO膜上の画素電極形成領域を選択的に覆うレジスト膜(図示せず)を形成し、臭酸水溶液によりITO膜をエッチングすることにより、画素電極28を形成する。その後、レジスト膜を除去する。このようにして、本実施の形態の液晶表示装置が完成する。

【0035】上述の液晶表示装置の製造方法によれば、TFT31とダイオード30とを同時に形成し、FID電極24とFIDバスライン25とを同時に形成するので、製造工程の増加を回避できる。そして、オフ電流が少ないTFTを有し、表示性能が優れた液晶表示装置を容易に製造することができる。

(第2の実施の形態)図16は、本発明の第2の実施の 形態の液晶表示装置を示す上面図である。なお、図16 において、図1と同一物には同一符号を付してその詳し い説明は省略する。

【0036】本実施の形態においては、ダイオード30のアノード側が、FIDバスライン25a及びコンタクトホール35を介して同一画素内のTFT31のゲート電極16aが接続されているゲートバスライン16bに接続されている。この第2の実施の形態においても、第1の実施の形態と同様の効果が得られる。

【0037】 (第3の実施の形態) 図17は、本発明の 第3の実施の形態の液晶表示装置を示す上面図である。 なお、図17において、図1と同一物には同一符号を付してその詳しい説明は省略する。本実施の形態においては、ドレインバスライン26の延びる方向に並ぶ複数の画素のダイオード30のアノードが、FIDバスライン36により電気的に接続されており、このFIDバスライン36はコンタクトホール37を介して各ゲートバスライン16bに電気的に接続されている。

10

【0038】この第3の実施の形態においても、第1の実施の形態と同様の効果が得られる。なお、上述の第1~第3の実施の形態においては、いずれもn型TFTを有する液晶表示装置について説明したが、本発明をp型TFTを有する液晶表示装置に適用することもできる。この場合は、ダイオードのアノード側をFID電極に接続し、カソード側をドレインバスラインに接続する。

【0039】また、上述の第1~第3の実施の形態においては、いずれもダイオードがゲートバスラインに接続されている場合について説明したが、ドレインバスラインに接続されていてもよい。

#### [0040]

【発明の効果】以上説明したように、本発明の液晶表示装置においては、FID電極がダイオードを介してゲートバスラインに接続されているので、ゲートバスラインに印加された電圧によりFID電極に電荷が蓄積され、TFTのソース・ドレインの一部のノンドープ層のシート抵抗が適度に低くなって電界の集中が緩和され、TFTのオフ電流が低減される。これにより、従来必要とされていたFID電極に電圧を印加するための専用電源や、該電源とFID電極とを接続するための配線が不要になり、回路構成が簡単になるという効果が得られる。

【0041】また、本発明の液晶表示装置の製造方法によれば、TFTのソース・ドレインとなる第1のシリコン膜と、ダイオードとなる第2のシリコン膜とを同時に形成し、且つ、FID電極と、ゲートバスライン及びFIDバスラインとを同時に形成するので、製造工程数の増加を回避しつつ、上記構造の液晶表示装置を製造することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態の液晶表示装置を示す上面図である。

【図2】第1の実施の形態の液晶表示装置のTFT部分の断面図である。

【図3】第1の実施の形態の液晶表示装置のダイオード 部分の断面図である。

【図4】第1の実施の形態の液晶表示装置の製造方法を示す断面図(その1)である。

【図5】第1の実施の形態の液晶表示装置の製造方法を示す断面図(その2)である。

【図6】第1の実施の形態の液晶表示装置の製造方法を示す断面図(その3)である。

【図7】第1の実施の形態の液晶表示装置の製造方法を

示す断面図(その4)である。

【図8】第1の実施の形態の液晶表示装置の製造方法を示す断面図(その5)である。

11

【図9】第1の実施の形態の液晶表示装置の製造方法を 示す断面図(その6)である。

【図10】第1の実施の形態の液晶表示装置の製造方法を示す断面図(その7)である。

【図11】第1の実施の形態の液晶表示装置の製造方法を示す平面図(その1)である。

【図12】第1の実施の形態の液晶表示装置の製造方法 10 を示す平面図(その2)である。

【図13】第1の実施の形態の液晶表示装置の製造方法を示す平面図(その3)である。

【図14】第1の実施の形態の液晶表示装置の製造方法を示す平面図(その4)である。

【図15】第1の実施の形態の液晶表示装置の製造方法を示す平面図(その5)である。

【図16】本発明の第2の実施の形態の液晶表示装置を 示す上面図である。

【図17】本発明の第3の実施の形態の液晶表示装置を 20 示す上面図である。

【図18】従来のFID構造のFETを有する液晶表示

装置を示す上面図である。

【図19】従来の液晶表示装置のTFT部分の断面図である。

12

### 【符号の説明】

11,51 ガラス基板

12,52 下地保護膜

13a, 13b ポリシリコン膜

14 絶縁膜

15 アルミニウム膜

16a,56a ゲート電極

16b, 56 ゲートバスライン

17,57 酸化膜

18,58 SiOz 膜

19, 27, 59, 67 SiN膜

 $23a\sim23e$ , 26, 36, 63a, 63b, 70

a, 70b コンタクトホール

24, 64 FID電極

25, 36, 65 FIDパスライン


26,66 ドレインバスライン

28,68 画素電極


30 ダイオード

31, 71 TFT


#### 【図1】




[図4]




# 【図2】





【図3】



【図5】







フロントページの続き

(72)発明者 松本 友孝 神奈川県川崎市中原区上小田中4丁目1番 1号 富 士通株式会社内 (72) 発明者 田中 勉 神奈川県川崎市中原区上小田中4丁目1番 1号 富 士通株式会社内